> Меня в своё время убило заявление интервьювера, что
> все проблемы синхронизации, что выползают на SMP,
> можно воспроизвести и на одном процессоре.

А какие нельзя?

(Reply to this) (Thread)

Утверждение равносильно тому, что все данные в память на всех комбинациях процессор/чипсет записываются в том же порядке, в котором их производит логика программы.
В то же время, переключение ниток на одном процессоре добавляет ещё одну точку синхронизации раз, представить себе однопроцессорную систему у которой содержимое кэша физической памяти зависит от выполняемой нитки довольно сложно - два.

Если нужны конкретные примеры, я постараюсь сделать, но не обещаю "прямо щас". Программа будет содержать инструкции, которые необходимы на SMP, но нафиг не нужны на одном процессоре.

(Reply to this) (Parent) (Thread)

> Утверждение равносильно тому, что все данные
> в память на всех комбинациях процессор/чипсет
> записываются в том же порядке, в котором их
> производит логика программы.

Что-то непонятно. Как в SMP, так и на одном процессоре порядок труднопредсказуем, какая принципиальная разница?

Синхронизация - да, но она будет "плавающая".

(Reply to this) (Parent) (Thread)

Принципиальная разница в том, что на одном процессоре аппаратура обеспечит видимость "правильности" порядка выполнения команд при переключении нитки, от "команда либо закончилась, либо не начиналась" (строковые как контр-пример не приводить, пожалуйста) и до очерёдности выполнения.
Для повышения производительности многопроцессорных систем, требования к очерёдности выполнения ослаблены.

что записано в памяти - субьективный взгляд каждого процессора, 38 минута
Если не ошибаюсь, это тот тип, что хот-спот для Сана написал.

Доставать с полки настоящую SMP и ставить эксперимент мне очень очень лень. А на столе только однокристальные стоят, на них может и не выйти продемонстрировать.

(Reply to this) (Parent) (Thread)

Может с точки зрения писателя ядра ОС разница и есть (когда можно запрещать прерывания и т.п.), но уже с точки зрения сколько-нибудь высокоуровневой из-за оптимизаций в компиляторе и процессоре предсказать точный порядок инструкций практически невозможно.
С точки зрения одного потока порядок конечно "как бы" правильный, но другой поток может видеть изменения совершенно в другом порядке даже на одном процессоре. Т.е. на уровне инструкций процессора разница есть, но на уровне любого языка выше ассемблера (даже Си, думаю, достаточно высокоуровневый) уже практически нет.

(Reply to this) (Parent) (Thread)

Зря Вы так думаете. Стандарты Си и Цпп довольно точно предписывают, когда сайд-эффекты должны быть произойти.

Сдвиг меня порадовал, уже согласны, что на ассемблере это можно написать.
Осталось немного.

(Reply to this) (Parent) (Thread)

По-моему в стандартах C/C++ по поводу потоков и синхронизации практически ничего нет (вообще кроме как в Java где-нибудь еще стандартизована модель памяти?).
Теоретически можно по всем стандартам написать такой специальный компилятор+рантайм Си, который будет эмулировать на одном процессоре эффекты, которые на "стандартном" компиляторе получаются только на SMP: например кэшировать запись в память в локальной памяти потока.

(Reply to this) (Parent)